# ⑩ 日本 国特 許 庁 ( J P ) ⑪ 特 許 出 願 公 開

# ⑩ 公 開 特 許 公 報 (A) 平4-184543

⑤Int.Cl. 5

識別記号 广内整理番号

**49公開** 平成 4年(1992) 7月1日

G 06 F 11/22

3 7 0 A 9072-5B

審査請求 未請求 請求項の数 1 (全5頁)

❷発明の名称 提似入出力装置

> ②特 願 平2-314603

②出 願 平2(1990)11月20日

村 瀬 ... 幹 卓 @発 明 者

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

個発 明 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

近 藤 弘一 @発 明 者

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

富士通株式会社 の出 願 人

神奈川県川崎市中原区上小田中1015番地。

明細書

1 発明の名称

臣似入出力装置

#### 2 特許請求の範囲

情報処理装置(1) に対して、入出力装置の擬似 動作を行い、擬似動作に基づく信号の送受を行う 擬似入出力装置(2) であって、

情報処理装置(1)から入出力装置への複数の線 路(12)を接続するインターフェース回路(4)と、 情報処理装置(1) から命令を出した線路の番号を 格納する線路番号回路(7).と、入出力装置に対す る指令の装置番号を指定する部分を格納する装置 番号団路(8) と、該線路番号回路(7) の出力と該 装置番号回路(8) の出力を入力とするアドレス指 定レジスタ(9) と、抜アドレス指定レジスタ(9) により指定された番地に、複数の入出力装置の動 作状態を保持する装置状態記憶装置(10)と、装置 状態に対応して応答信号を出す応答回路(13)と、 を持つことにより、

上記情報処理装置(1) に対して、複数の上記入 出力装置の擬似動作を行うことを特徴とする擬似 入出力装置。

3 発明の詳細な説明

〔極 嬖〕

情報処理装置に対して、入出力装置の擬似動作 を行う擬似入出力装置に関し、

٠. .

擬似的に入出力装置の代用として検査試験に利 用する装置を提供することを目的とし、:

情報処理装置に対して、入出力装置の疑似動作 を行い、擬似動作に基づく信号の送受を行う擬似 入出力装置であって、情報処理装置からの線路を 接続するインダーフェース回路と、情報処理装置 から命令を出した線路の番号を格納する線路番号 回路と、入出力装置に対する指令の装置番号を指 定する部分を格納する装置番号回路と、該線路番 号回路の出力と該装置番号回路の出力を入力とす るアドレス指定レジスタと、核アドレス指定レジ スタにより指定された番地に、複数の入出力装置 の動作状態を保持する装置状態記憶装置と、装置 状態に対応して応答信号を出す応答回路と、を持 つことにより、上記情報処理装置に対して、複数 の上記入出力装置の擬似動作を行うように構成す る。

#### 〔産業上の利用分野〕

本発明は、情報処理装置等の試験をする際情報 処理装置に接続し、複数の入出力装置の疑似動作 を行う複似入出力装置に関する。

#### 〔従来の技術〕

従来より情報処理装置の検査試験は実際の入出 力装置を接続して行われてきた。入出力装置の動作は機械的動作が含まれており中央処理装置と比較して低速であり、又中央処理装置は高速で電子的に動作しており、複数の入出力装置の動作を制めているので、その動作タイミングの組み合わせを人為的に作成しにくいので従来より実際の入出力装置を接続して検査試験が行われてきた。こ

は実際に利用されない部分を多く含んでおり、価格も高価であり、占有空間も大きいという問題が あった。

本発明はこのような点にかんがみて、小型で安価な難似的に入出力装置の代用として検査試験に利用する装置を提供することを目的とする。

#### 〔課題を解決するための手段〕

上記の課題は下記の如くに構成された擬似人出 力装置によって解決される。

第1図は、本発明の原理図である。

情報処理装置1 に対して、人出力装置の擬似動作を行い、擬似動作に基づく信号の送受を行う擬似人出力装置2 であって、情報処理装置1 からの線路12を接続するインターフェース回路4 と、情報処理装置1 から命令を出した線路の番号を格納する線路番号回路7 と、入出力装置に対する指令の装置番号を指定する部分を格納する装置番号回路8 と、該級路番号回路7 の出力と該装置番号回路8 の出力を入力とするアドレス指定レジスタ9

のような実際の人出力装置を複数台接続して動作 させる検査試験方法はプログラムの検査試験の場 合も同様であった。

しかし、実際の入出力装置を複数台接続すると その場所も必要であり、費用もかかるため、入出 力装置のインターフェースを疑似的に発生する疑 似的な入出力装置を作成し、試験検査に利用して いた。

第4図は従来の疑似的な入出力装置の構成を示す。実際の入出力装置し、M、Nを複数台同一の 置体内に実装して占有空間を縮小し、電源、図体 を同一とすることで価格の低下を図っていた。

しかし、実際の装置の電子回路をほとんど流用 しているため、価格、占有体積もあまり、減少せ ず、問題となっていた。

#### (発明が解決しようとする課題)

しかし、本来擬似入出力装置に期待されるのは 擬似的にインターフェース信号を発生させるとい う機能だけであり、上記のような擬似入出力装置

と、該アドレス指定レジスタ9により指定された 番地に、複数の入出力装置の動作状態を保持する 装置状態記憶装置10と、装置状態に対応して応答 信号を出す応答回路13と、を持つことにより、上 記情報処理装置1に対して、複数の上記入出力装 置の擬似動作を行うように構成する。

#### (作用)

擬似入出力装置2のインターフェース 四路4 内の命令を出した線路の番号を格納する線路番号回路7 と、入出力装置に対する指令の装置番号を指定する部分を格納する装置番号回路8 とを入力とするアドレス指定レジスタ9 により指定された番地に、複数の入出力装置の動作状態を保持する装置状態に対応する応答信号を応答回路13から出すことによって、複数の入出力装置の擬似動作を行う。

#### (実施例)

第2回は本発明の実施例として複数台の表示装

従来は疑似入出力装置が複数の入出力装置の疑 似動作を行うと、ソフトウェアだけで実施すれば、 処理能力の低いプロセッサでは1台の表示装置の 擬似動作すら出来なかった。

しかし、本発明ではプロセッサの能力が低くと も、装置状態記憶装置10とアドレス指定レジスタ 9 で表現できる台数の表示装置の疑似動作を実行 できる。図において、1 は複数台の表示装置を接 続する情報処理装置、2 は複数台の表示装置の疑 似動作を行う擬似人出力装置、3は擬似情報処理 装置2 を制御するマイクロプロセッサによるCP U、4aは情報処理装置!からの線路を接続して、 疑似的に信号を送受するインターフェース回路( 以下1/F郎と略する)、5は情報処理装置1の 命令の格納レジスタ、6は1/F部42で受信した 命令、7は1/F部48内にあり、命令信号を受信 した線路番号を格納する線路番号回路、8は「/ F4a部内にあり、命令信号内の装置番号を格納す る装置番号回路、 9 は線路番号回路7 と装置番号 回路8 を入力とする装置状態記憶装置のアドレス 指定レジスタ、10は擬似動作を行う対象となる 装置の時刻と状態を記憶する装置状態記憶装置、 11は時刻を計数するタイマ、13は装置状態記 (佐装置11から読み出された装置状態に対応して応 答信号を出す応答回路である。

図において、情報処理装置! は複数の線路を持ち、各線路に複数の表示装置を接続する。擬似入出力装置2 は情報処理装置! の複数の線路を全て I / F部4aに接続し、情報処理装置! に接続され

る表示装置全ての擬似動作を行う。

情報処理装置1 は各妻示装置をポーリングして回り、擬似入出力装置2 はポーリングされるたびに、各妻示装置の状態をタイマ11の時刻と前回の装置の状態を比較して更新する。表示装置Q が次にポーリングされたときは、擬似入出力装置2 は

命令に対する準備動作を終了する一定時間を経過したならば、情報処理装置1に対して終了通知を出し、データ待ち状態Cに状態を変更し、そのときの時刻と共に装置状態記憶装置10に記録する。情報処理装置1は表示装置10に命令をだすと、次の表示装置Rに同様に命令を出すが、このときと回様表示装置の、次の、というである。 の という は 変 不 の 最 似 動作を行い、 順次すべての 表示装置の 疑似動作を行う。

表示装置は状態でのときにデータが送られると、 状態Dになり、データの大きさに比例した表示時間をとり、表示が終了したら、その次のポーリン グされた時に終了通知を出し、状態Aに戻る。

このように、多数台の表示装置の擬似動作のためには、表示装置の鑑別と状態認識の高速化が必要であり、本発明は1/F部4aにそれぞれ線路番号回路7と装置番号回路8を設け、該回路の出力を装置状態記憶装置10のアドレス指定に使用することによって高速の状態認識を実現している。

本発明はマイクロプロセッサに僅かの回路を付

加することによって、多数台の表示装置の擬似動 作を実現し、試験、性能評価のために有効である。

#### (発明の効果)

以上の説明から明らかなように本発明によれば 擬似的に表示装置の代用として検査試験に利用す る装置を提供するという著しい工業的効果がある。

- 4 図面の簡単な説明
- 第1図は本発明の原理図、
- 第2図は本発明の擬似入出力装置の実施例の構成
- 第3図は表示装置の状態遷移図、
- 第4図は従来の擬似入出力装置の構成図、
- である.

図において、

- 2 は聚似入出力装置、

<u>回路</u> 4 はインターフェース<del>部</del>、

- 4 a はリノF部、
- 5は命令、
- 6 は丁/Fで受信した命令、
- 7 は線路番号回路、
- 8 は装置番号回路、
- 9 はアドレス指定レジスタ、・・
- 10は装置状態記憶装置、
- 11はタイマ、
- 12は線路、 :
- 13は応答回路、

を示す。

代理人 弁理士



1は情報処理装置、

3 はCPU、


疑似入出力装置 情報処理装置 終路番号回路 装置番号回路 アドレス指定レジスタ

本発明の原理図

第1図


提似入出力接置 CPU I/F部/6 情報処理装置 装置番号 命令 データ岳 装置番号 命令 線路番号配路 装置番号回路 アドレス指定レジスタ 经道状则記憶装置 ~10 应答四路

本発明の提供人出力装置の実施例の構成図



表示装置の状態製多図

第 3 図



従来の疑似人出力装置の構成図

第 4 図





(11)Publication number:

04-184543

(43)Date of publication of application: 01.07.1992

(51)Int.CI.

G06F 11/22

(21)Application number: 02-314603

(71)Applicant: FUJITSU LTD

(22)Date of filing: 20.11.1990

(72)Inventor: MURASE MIKITAKA


KOMAI SATOMI KONDO KOICHI

## (54) PSEUDO INPUT-OUTPUT DEVICE

### (57)Abstract:

PURPOSE: To reduce the space occupied by a pseudo input-output device and to reduce the cost of the device by providing a line number circuit and device number circuit and using the outputs of the circuits for designating the address of a device status storing device.

CONSTITUTION: An information processor 1 is provided with plural lines and the lines are respectively connected to plural display devices. A pseudo input—output device 2 connects all of the plural lines of the processor 1 to an interface circuit 4. The processor 1 informs the display device connected to an arbitrary line of a displaying instruction and the size of the data to be displayed and the device 2 performs the pseudo operation of an input—output device by respectively storing the number of the line through which the instruction is transmitted and the number of the device to which the instruction is transmitted in a line number circuit 7 and device number circuit 8, reading out the status of the device from the



address designated by the address designating register 9 of a device status storing device 10, and outputting a response signal corresponding to the device status read out from a response circuit 13. Therefore, an inexpensive small-sized pseudo input-output device can be obtained.

#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

BEST AVAILABLE COPY

[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

REST AVAILABLE COPY